DIALOG(R) File 347: JAPIO (C) 2003 JPO & JAPIO. All rts. reserv.

02181864 \*\*Image available\*\*
SEMICONDUCTOR DEVICE

PUB. NO.: 62-098764 A]

PUBLISHED: May 08, 1987 (19870508)

INVENTOR(s): TANAKA YOSHIMITSU

HOSOYA KIYOSHI

APPLICANT(s): MATSUSHITA ELECTRIC WORKS LTD [000583] (A Japanese Company or

Corporation), JP (Japan)

APPL. NO.: 60-240105 [JP 85240105]
FILED: October 25, 1985 (19851025)
INTL CLASS: [4] H01L-027/08; H01L-029/78

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD: R097 (ELECTRONIC MATERIALS -- Metal Oxide Semiconductors,

MOS)

JOURNAL: Section: E, Section No. 546, Vol. 11, No. 306, Pg. 52,

October 06, 1987 (19871006)

# ABSTRACT

PURPOSE: To form CMOS of which high voltage resistance and composite integration are easily achieved, by a method wherein a semiconductor layer and a separating layer which constitute a semiconductor substrate are connected to low-potential ends and the impurity concentration of layers around the channel of two MOSFETs is differentiated so that a depletion layer at the time of reverse bias may not extend to this channel.

CONSTITUTION: A semiconductor substrate is formed by providing, on a semiconductor layer 1 of a P-type (first conductivity type), at least two wells 2 and 3, first and second, of an N-type (second conductivity type) which have higher impurity concentration than the semiconductor layer and are separated by P-type separating layers 4... having further higher impurity concentration than these wells 2 and 3. Since the source electrode 14 of N-type MOSFET serving as a low-potential end is connected also to a base 4a, a diffused layer 4 containing this base 4a, the semiconductor layer 1 and other diffused layers 4 can be put also in a low-potential state. In the case when an element other than this CMOS is formed on the same substrate, therefore, it is not necessarily formed in the well, and also there is no possibility of occurrence of latch-up.

DIALOG(R) File 351: Derwent WPI (c) 2003 Thomson Derwent. All rts. reserv. 007169760 WPI Acc No: 1987-166769/ 198724 CMOS with high pressure resist and easy multiplex integration - on N-layer, where min. 2 P-type wells with higher impurity concn. than N-layer are obtd. sepd. by N-type layer NoAbstract Dwg 1/2 Patent Assignee: MATSUSHITA ELECTRIC WORKS LTD (MATW ) Number of Countries: 001 Number of Patents: 001 Patent Family: Patent No Kind Date Applicat No Kind Date JP 62098764 A 19870508 JP 85240105 Α 19851025 198724 B Priority Applications (No Type Date): JP 85240105 A 19851025 Patent Details: Patent No Kind Lan Pg Main IPC Filing Notes JP 62098764 Α Title Terms: CMOS; HIGH; PRESSURE; RESIST; EASY; MULTIPLEX; INTEGRATE; N; LAYER; MINIMUM; P-TYPE; WELL; HIGH; IMPURE; CONCENTRATE; N; LAYER; OBTAIN ; SEPARATE; N-TYPE; LAYER; NOABSTRACT Index Terms/Additional Words: COMPLEMENTARY; METAL; OXIDE; SEMICONDUCTOR Derwent Class: L03; U12; U13 International Patent Class (Additional): H01L-027/08; H01L-029/78 File Segment: CPI; EPI

Manual Codes (CPI/A-N): L04-E

Manual Codes (EPI/S-X): U12-D02A; U13-D02A

# ⑩日本国特許庁(JP)

①特許出願公開

# ⑫公開特許公報(A)

昭62-98764

@Int Cl.4 27/08 H 01 L

理

砂代

識別記号 102

庁内整理番号

❸公開 昭和62年(1987)5月8日

7735-5F 8422-5F

審査請求 未請求 発明の数 1 (全5頁)

半導体装置 の発明の名称

29/78

昭60-240105 20特 頤

光

昭60(1985)10月25日 四出

義 中 B 明 者 79発 清 谷 細

門真市大字門真1048番地 松下電工株式会社内

門真市大字門真1048番地 松下電工株式会社内

志 で発 明 者 松下電工株式会社 顖 人 创出 弁理士 松本 人

門真市大字門真1048番地

明 細

1. 発明の名称

半導体装置

# 2. 特許請求の範囲

(1) 第1導電型の半導体層上に、これより不純 物濃度の高い第2導電型の第1および第2の少く とも2つのウエルが、これらのウエルよりさらに 不純物濃度の高い第1導電型の分離層によって分 継されて半導体基板が形成されており、第1のウ エル内にはその表面にこれより不純物濃度の高い 第2導電型の第1領域が形成され、この第1領域 内とそれに隣接する第1のウエルの表面には、さ らに不純物温度の高い第1 導電型の第2 および第 3 領域が、第 2 領域は第 1 領域から出ないように 、第3領域はこの第1領域と接しないように、そ れぞれ、形成されており、この第1のウエルの妻 面上には、前記第2領域と接続された第1の電極 と、前記第3領域と接続された第2の電極と、前 記第2領域、第1領域、第1のウエルおよび第3 領域にまたがるように絶縁層を介して形成された 第3の電極とが形成されていて、この第3の電極 を絶縁ゲート、第2の電極をドレイン電極、第1 の電極をソース電極として第1導電型HOSFETが形 成されており、一方、前記分離層表面には前記第 2のウエルと離間するようにこの分離層よりも不 純物濃度の高い第2導電型の第4領域が形成され ているとともに、第2のウエル内にはその表面に この第2のウエルよりも不钝物濃度の高い第2導 電型の第 5 領域が形成されており、これらの表面 上には、前記第4領域とそのまわりの分離層とを つなぐ第4の電極と、前記第5領域と接続された 第5の紅榧と、前記第4領域、分離層および第2 のウエルにまたがるように絶縁層を介して形成さ れた第6の電極とが形成されていて、この第6の 電極を絶縁ゲート、第5の電極をドレイン電極、 第4の電極をソース電極として第2導電型MOSFET が形成されており、これら 2 つのMOSFETの絶縁ゲ ート同士およびドレイン電極同士が接続されて相 **祔型MOSが形成されるようになっている半退体** 装置。

# 3. 発明の詳細な説明

(技術分野)

互いに極性の異なるFETを備え、相補型MOS (СMOS) となる半導体装置に関する。

#### (背景技術)

MOSFET (絶縁ゲート電界効果トランジスタ)を用いた論理回路であるMOS論理回路の最も基本となる回路は、否定論理の機能をもつゲート回路でインバータとも呼ばれる。MOSインバータは、ドライバ素子と負荷素子の直列回路からなるが、通常どちらにもMOSFETが用いられる。MOSFETの組合せはいくつかあるが、その一つにCMOS(相補型インバータ)があり、Pチヤネルと下では、ゲートを共通に接続して入力端とし、ドレインを共通に接続して出力端とする。

第2図は、NチヤネルMOSFETとPチヤネルMOSF ETを備えた従来のCMOSの構造をあらわす。N 型基板21中にP型ウエル22が形成されており 、これがNチヤネルとPチヤネルを分離する。P 型ウエル22の外には、P型のドレイン23とソース24とを備えたPチャネルのMOSFETが形成され、ウエル22内は、N型不純物拡散でN型のドレイン25とソース26とが形成されてNチャネルのMOSFETとなっている。なお、図中、27.28は、それぞれ、絶縁層29.29を介して形成された絶縁ゲートである。

ければならない。そのため、これらの部分に寄生 素子が形成されてラッチアップが発生する恐れも あり、問題となっている。

# (発明の目的)

この発明は、以上の問題に鑑みてなされたものであって、パンチスルーやラッチアップが発生しにくく、高耐圧化および複合集積化が容易なCMOSを形成できる半導体装置を提供することを目的としている。

# (発明の開示)

第2領域は第1領域から出ないように、第3領域 はこの第1領域と接しないように、それぞれ、形 成されており、この第1のウエルの表面上には、 前記第2領域と接続された第1の電極と、前記第 3 領域と接続された第2の電極と、前記第2領域 ,第1領域,第1のウエルおよび第3領域にまた がるように絶縁層を介して形成された第3の電極 とが形成されていて、この第3の電極を絶縁ゲー ト、第2の電極をドレイン電極、第1の電極をソ - ス電極として第1導電型NOSFETが形成されてお り、一方、前記分離層表面には前記第2のウエル と離間するようにこの分離層よりも不純物濃度の 高い第2耳電型の第4領域が形成されているとと もに、第2のウエル内にはその表面にこの第2の ウエルよりも不純物濃度の高い第2導電型の第5 領域が形成されており、これらの表面上には、前 記第4領域とそのまわりの分離層とをつなぐ第4 の電極と、前記第5領域と接続された第5の電極 と、前記第4領域、分離層および第2のウエルに またがるように絶縁層を介して形成された第6の 電極とが形成されていて、この第6の電極を絶縁 ゲート、第5の電極をドレイン電極、第4の電極 をソース電極として第2導電型MOSPETが形成され ており、これら2つのMOSPETの絶縁ゲート同士お よびドレイン電極同士が接続されて相補型MOS が形成されるようになっている半導体装置を要旨 としている。

以下に、この発明を、その一実施例をあらわす 第1図にもとづいて、くわしく説明する。

P型(第1 導電型)の半導体層1上に、これより不純物濃度の高いN型(第2 導電型)の第1 および第2 の少くとも2 つのウエル2、3 がこれらのウエル2、3 よりさらに不純物濃度の高いP型の分離層4・・・によって分離されて半導体基板が形成されている。

このように、半導体基板を形成する方法は、これに限定されないが、たとえば、次のようにして 行なわれる。

まず、P型の半導体層 i 上に、これより不純物 湿度の高いN・層を、エピタキシャル成長等の方 法によって形成する。つぎに、このN・層の所定の位置にP型不純物を拡散して、N・層より不純物濃度の高いP型の分離層 4・・・を形成し、N・層をウエル2、3に分離するのである。

第1のウエル2内には、その表面に、この第1 のウエル 2 よりも不純物濃度の高い N型の第1額 填5が形成されている。そして、この第1領域 5 内と、これに隣接する第1のウエル2の表面には 、それぞれ、前記第1領域5よりもさらに不純物 濃度の高い P型の第2領域 6 および第3領域 7 が 形成されている。第2領域6は第1領域5から出 ないように環状に形成されており、第3領域7は 第1領域5と接触しないように環状に形成されて いる。第2領域6には、第1の電極8が接続され ており、第3領域でには、第2の電極9が接続さ れている。第1のウエル2の表面上にはご第2領 域6、第1領域5、第1のウエル2および第3領 域7にまたがるように、絶縁層10aを介して、 第3の電極11が形成されている。そして、この 第3の電極11を絶縁ゲート、第2の電極9をド

レイン電極、第1の電極 8 をソース電極として、 P型MOSFET (絶縁ゲート型電界効果トランジスタ ) が形成されるのである。

第2のウエル3内と、この第2のウエル3を囲 むように形成された分離層4の各表面には、それ ぞれ、この分離層4よりも不純物濃度の高いN型 の第4領域12および第5領域13が形成されて いる。第4領域12は第2のウエル3を囲むよう に、しかも、この第2のウエル3と接触しないよ うに環状に形成されており、第5領域13は第2 のウエル3から出ないように形成されている。第 4 領域 1 2 には、この第 4 領域 1 2 とそのまわり の分離層 4 とをつなぐように形成された第 4 の電 極14が設けられており、第5領域13には、第 5の電極15が接続されている。第4の電極14 と第5の電極15との間には、第4領域12、分 離層 4 および第2のウエル3にまたがるように、 絶縁層10 b を介して、第6の位極16が形成さ れている。そして、この第6の電極16を絶縁ゲ ート、第5の電極15をドレイン電極、第4の電 極 1 4 をソース電極として、N型HOSFETが形成されるのである。そして、このN型HOSFETでは、分離 M 4 の上部を、チャネルを構成するベース 4 a として使用するようになっている。

このあと、以上2つのMOSFETの絶縁ゲート同士 11および16を1つに接続して入力端(Vin) とし、かつ、ドレイン電極同士9および15を1 つに接続して出力端(Vooc)とすれば、CMO Sが得られる。なお、このようなCMOSでは、 N型HOSFETのソース電極14を低レベルまたはア ースに接続して低電位端Vssとし、P型MOSFETの ソース電極8を高レベルに接続して高電位端Voo として使用するようになっている。

以上のようにこの発明の半導体装置を用いて CMOSを形成した場合には、低電位端(Vss)となっている N型MOSFETのソース電極 L4がベース4aとも接続しているため、このベース4aを含む拡散層 4 や半導体層 Lあるいは他の拡散層(図中右はしのもの等)4・・・をも低電位状態(アース状態をも含む)とすることができる。このた

め、このCMOS以外の素子を同一基板上に形成する場合には、必ずしもウェル中に形成する必要はなくなり、ラッチアップが発生する恐れもなくなる。また、各ウェル中を、それぞれ独立した電位にすることも可能となり、種々の素子を形成することができるようになるのである。

成する残りの部分である第1領域5の不純物温である第1のウェル2よりも高くなってはない。のウェルを増がなってとはない。ので変更をできるではない。ので変更がないない。ので変更がないない。のので変更を構成する第1のウェル2はしたないでは、チャネルの残りを構成ののようになってMOSFETのON、OFFがようになってパンチスルーの発生を防ぐようになってパンチスルーの発生を防ぐようになってパンチスルーの発生を防ぐようになってパンチスルーの発生を防ぐようになってルスのの発生を防ぐようになってバンチスルーの発生を防ぐようになってバンチスルーの発生を防ぐようになってバンチスルーの発生を防ぐようになっているのの発生を防ぐようになってバンチスルーの発生を防ぐようになってバンチスルーの発生を防ぐようになってバンチスルーの発生を防ぐようになっているの発生を防ぐようになっているの発生を防ぐよりを表している。

N型の2つのウエル2.3は、P型の半導体層1よりもその不純物濃度が高くなっており、このPN接合では、逆バイアスが印加されたときには、空芝層は、半導体層1には拡がるが、ウエル2.3の厚みを薄くしても、このPN接合がない。したかって、ウル2.3の厚みを薄くしても、このアンとのの発生した空芝層がチャネルにまで届く恐れがなく、高耐圧化を保ちながら、しかもウエル2.3の厚みを薄くすることができるため、前述したエピ

タキシャル成長や不純物拡散によ分離層の形成等 の工程を簡略化することが可能となる。

また、この実施例では、このチャネルの長さを 長くとっており、それによって空乏層の拡がりに よるパンチスルーを防ぐようにもなっていて、さ らに高耐圧性をも実現している。

この発明では、以上のようにして、ラッチアップやパンチスルーを防いでいるため、複合集積化や高耐圧化の容易なCMOSを形成することができるようになるのである。

これまでは、第1図の実施例にもとづいてこの 発明の半導体装置を説明してきたが、この発明の 構成は図の実施例で限られるものではない。 えば、図の実施例では、N型あるいはP型ののと えいが、それぞれ、環状に形成され、1つのNN のMOSFETと、1つのP型のMOSFETとして使用され るようになっていたが、MOSFETを構成するチャネ ルの数は2つ以上であってもかまわず、環状によ っていなくてもよい。また、この実施例では、半 導体層1がP型であったため、第1導電型がP型 で第2再電型がN型になっていたが、半導体層1 がN型である場合には、第1導電型がN型で第2 導電型がP型になることはいうまでもない。

# (発明の効果)

この発明の半導体装置は、以上のように構成されており、半導体基板を構成する半導体層および分離層が低電位端(低レベルまたはアース)と接続されるようになっていて、かつ、両MOSFETのチャネルのまわりの各層の不純物濃度に差をつけてこのチャネルに逆バイアス時の空乏層が及ばないようにしているため、ラッチアップやパンチスルーが発生しにくく、高耐圧化や複合集積化が容易なCMOSを形成することが可能となっている。


# 4. 図面の簡単な説明

第1図はこの発明の一実施例の構成をあらわす 説明図、第2図は従来例をあらわす説明図である

1 ··· 半 導体層 2 · 3 ··· ウエル 4 ··· 分離層 5 ··· 第 1 領域 6 ··· 第 2 領域 7 ··· 第 3 領域 1 2 ··· 第 4 領域 1 3 ··· 第 5 領域 8 · 9 · 1 1 ·

14.15.16…電極 10a.10b…絶縁 磨

代理人 弁理士 松 本 武 彦



第 2 図

